首页> Cluster computing> Architecture-aware configuration and scheduling of matrix multiplication on asymmetric multicore processors

Architecture-aware configuration and scheduling of matrix multiplication on asymmetric multicore processors

导出原文传递

翻译打印收藏纠错

第一作者： Catalan, Sandra

作者： Catalan, Sandra ^[1] ; Igual, Francisco D. ^[1] ; Mayo, Rafael ^[2] ; Rodriguez-Sanchez, Rafael ^[1] ; Quintana-Orti, Enrique S. ^[1]

作者单位： Univ Jaume 1, Dept Ingn & Ciencia Comp, Avda Sos Baynat S-N, Castellon De La Plana 12071, Spain ^[1] Univ Complutense Madrid, Dept Arquitectura Comp & Automat, Madrid, Spain ^[2]

关键词 Matrix multiplication Asymmetric multicore processors Memory hierarchy Scheduling Multi-threading High performance computing

发布时间 2017-04-06

翻译满意度评价：

准确一般字义偏差语意偏离译文作用小提交

浏览0

Cluster computing

2016年19卷3期

1037-1051页

相似文献

中文期刊
外文期刊
学位论文
会议论文

浏览0

Cluster computing

2016年19卷3期

1037-1051页

检索历史清除

Architecture-aware configuration and scheduling of matrix multiplication on asymmetric multicore processors

Cluster computing

相似文献

同项目论文

Cluster computing

相关期刊

参考文献：
指定格式：	NoteExpress EndNote RefWorks NoteFirst

检索历史 清除

Architecture-aware configuration and scheduling of matrix multiplication on asymmetric multicore processors

Cluster computing

相似文献

同项目论文

Cluster computing

相关期刊

检索历史清除