基于CPLD的高频电路多功能时钟模块设计
Design of Multi-function Clock Module In the High Frequency Circuit Using CPLD Technique
摘要文章介绍了一种基于CPLD的高频电路的多路不同频率同步时钟输出模块的设计方法,采用单一高频时钟作为时钟源输入,通过CPLD的分频电路设计实现输出多路不同频率同步时钟,利用有限状态基设计实现CPLD的外部控制接口,实现对CPLD输出时钟频率的任意调节。有效满足复杂的高频电路设计中需要提供多路不同频率同步时钟的要求。
更多相关知识
- 浏览0
- 被引0
- 下载0

相似文献
- 中文期刊
- 外文期刊
- 学位论文
- 会议论文


换一批



