更多
通知
医学文献 >>
  • 检索发现
  • 增强检索
知识库 >>
  • 临床诊疗知识库
  • 中医药知识库
评价分析 >>
  • 机构
  • 作者
默认
×
更多
在国内外文献保障系统中检索
高级检索 检索偏好
热搜词：
换一批
  • 二次检索
  • 检索历史
论文 期刊
取消
高级检索

检索历史 清除

首页 > 暨南大学学报(自然科学与医学版) > 用VHDL语言在CPLD/FPGA上实现浮点运算

用VHDL语言在CPLD/FPGA上实现浮点运算

Implementation of float number operation on CPLD/FPGA chip by VHDL

导出 在线阅读 解读 下载全文 终端阅读

二维码有效期 120s

点击刷新
注：终端设备浏览有效期：
 学术成果认领
打印 收藏 分享
  • 新浪微博
  • 微信
  • QQ空间
  • 豆瓣
 纠错

摘要介绍了用VHDL语言在硬件芯片上实现浮点加/减法、浮点乘法运算的方法,并以Altera公司的FLX10K系列产品为硬件平台,以MaxplusⅡ为软件工具,实现了6点实序列浮点加/减法运算和浮点乘法运算.

更多

相关知识

查看相关文献
广告
作者 沈明发 [1] 易清明 [1] 黄伟英 [1] 周伟贤 [1] 学术成果认领
作者单位 暨南大学电子工程系,广东,广州,510632 [1]
关键词 超高速集成电路硬件描述语言VHDL浮点运算复杂可编程逻辑器件CPLD/FPGA现场可编程门阵列
医学主题词 语言(Language)方法(Methods)软件(Software)
分类号 TN911.72
DOI 10.3969/j.issn.1000-9965.2002.05.004
发布时间 2004-01-08（万方平台首次上网日期，不代表论文的发表时间）
  • 浏览137
  • 被引24
  • 下载4
暨南大学学报(自然科学与医学版)

暨南大学学报(自然科学与医学版)

2002年23卷5期

19-24页

ISTICPKUCA

加载中！

相似文献

  • 中文期刊
  • 外文期刊
  • 学位论文
  • 会议论文

加载中！

加载中！

加载中！

加载中！

  • 浏览137
  • 被引24
  • 下载4
暨南大学学报(自然科学与医学版) 点击下载 本期封面目录

暨南大学学报(自然科学与医学版)

2002年23卷5期

19-24页

ISTICPKUCA

相关期刊

加载中！

法律状态公告日 法律状态 法律状态信息

特别提示：本网站仅提供医学学术资源服务，不销售任何药品和器械，有关药品和器械的销售信息，请查阅其他网站。

  • 客服热线：4000-115-888 转3 (周一至周五：8:00至17:00)

  • |

  • 客服邮箱：yiyao@wanfangdata.com.cn

  • 违法和不良信息举报电话：4000-115-888，举报邮箱：problem@wanfangdata.com.cn，举报专区

官方微信
万方医学小程序
new医文AI 翻译 充值 订阅 收藏 移动端

官方微信

万方医学小程序

使用
帮助
Alternate Text
调查问卷