换一批
换一批摘要直接数字波形合成(DDWS)可以最大程度保证信号的细节不遗漏，是模拟不规则波形的主要技术手段。现有DDWS存储结构虽然能解决速度性能与存储空间之间的矛盾，但是周期采样数必须是并行通道数的整数倍，限制了信号的输出精度。针对该问题，提出一种存储结构改进方法。通过研究波形数据输出序列的规律，改进地址发生器，对并行输出数据进行自适应选择，增加并行重构器，实现并行数据自适应排序。在现场可编程门阵列(FPGA)平台上进行综合后仿真验证，结果表明，该方法能克服周期采样数受限的不足，提高信号的输出精度，且逻辑增量小于FPGA总逻辑资源的1%，在硬件资源上具有明显优势。
更多相关知识
关键词
直接数字波形合成存储结构自适应并行重构器现场可编程门阵列综合后仿真输出精度Direct Digital Waveform Synthesis(DDWS)storage structureadaptiveparallel re-constructorField Programmable Gate Array(FPGA)post syntheses simulationoutput accuracy
分类号
TP741
栏目名称
开发研究与工程应用
DOI
10.3969/j.issn.1000-3428.2014.07.048
发布时间
2014-08-12
- 浏览0
- 被引1
- 下载0
相似文献
- 中文期刊
- 外文期刊
- 学位论文
- 会议论文
